Anuncio
Anuncio
Anuncio
Anuncio
© tsmc
Semiconductores |

TSMC revela nueva tecnología de 1.6nm

La empresa anunció el desarrollo de tecnología innovadora para el futuro de la inteligencia artificial.

En el Simposio de Tecnología de América del Norte 2024, TSMC ha presentado sus últimas innovaciones en procesos de semiconductores, empaquetado avanzado y tecnologías de circuitos integrados en 3D, destinadas a impulsar la próxima generación de innovaciones en inteligencia artificial. 

Entre las novedades destaca la tecnología TSMC A16TM, que promete una densidad lógica y un rendimiento mejorados para su producción en 2026.

Una nueva era para la inteligencia artificial

La nueva tecnología A16 de TSMC utiliza transistores de nanohojas y una solución innovadora de raíles de energía en la parte trasera. Esto es ideal para productos de alto rendimiento computacional (HPC) que requieren rutas de señal complejas y redes densas de entrega de energía. 

Además, se espera que A16 ofrezca una mejora del 8-10% en velocidad y una reducción del 15-20% en consumo de energía comparado con procesos anteriores, con un aumento de hasta el 1.10X en densidad de chips para productos de centros de datos.

TSMC también ha anunciado la extensión N4C de su tecnología N4P, que promete una reducción de costes de hasta el 8.5% y está programada para producción masiva en 2025. Esta tecnología será compatible con las reglas de diseño y la propiedad intelectual (IP) base de N4P.

Integración innovadora y futuro de los datacenters

El Simposio no solo fue escenario de avances en la fabricación de chips, sino también de innovaciones en empaquetado y circuitos integrados en 3D (ICs). 

La tecnología System-on-Wafer (SoW) de TSMC, que permite una integración revolucionaria a nivel de oblea, es una solución prometedora para aumentar la potencia computacional ocupando menos espacio en los centros de datos, mejorando significativamente el rendimiento por vatio.

En el ámbito del empaquetado avanzado, TSMC continúa liderando con su tecnología Chip on Wafer on Substrate (CoWoS). Ha presentado desarrollos en fotónica de silicio con su motor fotónico universal compacto (COUPE), planificado para ser integrado en sistemas de óptica empaquetada (CPO) en 2026.

Estos avances tecnológicos no solo redefinen las capacidades de procesamiento de datos. También preparan el escenario para una nueva era de innovaciones en inteligencia artificial.


Anuncio
Anuncio
Cargar más noticias
May 14 2024 7:33 am V22.4.46-2